摩爾定律，有救了？
IBM推出全球首款0.7 奈米晶片製程節點，指甲蓋大小的晶片上整合近1000億個電晶體，密度達到2奈米晶片的兩倍。
此前台積電最先進製程為2nm，已多年難以更進一步。
英偉達CEO黃仁勳曾多次宣稱摩爾定律已死，現在終於有了轉機。
0.7奈米，即7艾米，人類製造的電晶體首次突破1奈米門檻，逼近單一原子的尺度（0.1-0.5奈米）。
與2奈米製程相比，可讓性能提升50%，或能源效率提升70%，二選一。
奈米堆疊架構登場
實現這項突破的核心，是IBM的「奈米堆疊」（NanoStack）架構，業界首個基於奈米片的三維垂直堆疊晶體管設計。
要理解NanoStack，需要先回顧晶片架構這幾年走過的路。
在7奈米和10奈米時代，主流方案是FinFET鰭式電晶體，閘極從三麵包覆通道來控制電流。到了5奈米以下，FinFET的漏電問題日益嚴重，撐不住了。
IBM在2017年推出全環繞閘極（GAA）奈米片技術，閘極從四面完全包覆水平堆疊的奈米片通道，靜電控制能力大幅增強。這成了其2奈米晶片的技術基礎，也被台積電、三星等主流廠商跟進採納。
2021年底，IBM又與三星聯合發布VTFET垂直傳輸場效電晶體，把電流方向從水平改為垂直，模擬數據顯示，相比同尺寸FinFET方案性能翻倍或能耗降低85%。
這次的NanoStack是上述路線的進一步延伸。
它的做法是：
取兩片帶有奈米片電晶體的晶圓，將其中一片倒扣在另一片上方，透過超薄介電鍵合黏合，形成垂直互聯的三維結構。每一層可以使用不同的材料組合，n型和p型電晶體各自獨立最佳化，互不干擾。
IBM已在實驗室中完成了驗證，CMOS整合、雙通道工程能力展示、以及功能完整且開關性能符合預期的CMOS反相器，確認該技術可實際製造並支援真實運算。
在VLSI 2026大會上，IBM進一步展示了NanoStack在SRAM上的表現：面積縮減40%。 SRAM是晶片快取的核心組成部分，長期以來微縮難度極大，這項進展對AI晶片所需的高頻寬資料通路尤其關鍵。
“沒人想為電費買單”
IBM研究院負責晶片研發的副總裁Huiming Bu表示：每個人都要更高的效能，但沒人想為電費買單。
這正是當前AI算力競賽面臨的現實，AI晶片的能耗已從技術問題演變為基礎設施問題，部分資料中心專案因無法獲得足夠的電力供應而出現建設延期。
0.7奈米技術提供的70%能源效率提升，直接對應了此需求。
不過，IBM本身已不再製造和銷售晶片。它在紐約州奧爾巴尼的研發中心開發製造製程技術，再授權給晶片廠商使用。
過去的被授權者包括三星和日本新成立的半導體公司Rapidus。 Huiming Bu拒絕透露0.7奈米技術的潛在客戶。
在競爭方案上，比利時研究機構Imec正在推進另一種三維架構方案，透過逐層堆疊建構電晶體結構，已吸引多家晶片製造商的注意。
對於量產，IBM給出的時間表是：NanoStack技術最早在未來5年內實現量產。
IBM的半導體路線圖預測，借助NanoStack架構，晶片微縮至少還能延續十年。
讀報知天下事：0.7nm製程晶片問世！摩爾定律又活了